# Reference 6 (JPN PAT Appln Laid Open No. Sho 60-261095)



(11) Publication number:

60261095 A

Generated Document

## PATENT ABSTRACTS OF JAPAN

(21) Application number:

59116904

(51) Intl. Cl.: G11C 7/00

(22) Application date:

06,06.84

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(72) Inventor.

TANIGAWA TOSHIYUKI **WAKIMOTO KINGO** 

MIYAJIMA HIROSHI.

(74) Representative:

(30) Priority:

(43) Date of application publication:

24.12.85

(84) Designated contracting

states:


## (54) SEMICONDUCTOR STORAGE DEVICE

(57) Abstract:

PURPOSE: To reduce the processing time when a data with a consecutive address is read continuously by controlling automatically increment or decrement of a content of an address register.

CONSTITUTION; An initial address is written in an address register 2 and a complement of a number of times incrementing or decrementing the address is written in a control register 9. Then an increment/decrement 8 increments/decrements the content of the register 2 by 1 each and a memory cell group 4 is read continuously by the consecutive address until the content of the register 9 reaches "0". The processing time in reading the data of the consecutive address continuously is reduced in comparison with the use of an address counter by controlling automatically the increment or decrement of the content of the address register.

COPYRIGHT: (C)1985, JPO& Japio



## Reference 6 - Supplement by Yamakawa IPO

For the purpose of continuously reading the data in consecutive bit positions, both the foremost address of the location of the data to be read in the memory and the numerical value indicative of the difference between the foremost address and the rearmost address are included in one same address signal therefor. On the storage device side, the foremost address received is stored in the address register 2 and the numerical value indicative of the difference between the foremost and rearmost addresses is stored in the control register 9. Each time the reading of a unit of data is accomplished, increment takes place in the address register and, simultaneously, decrement in the control register, which lasts until the count in the control register 9 comes down to "0".

Ref - 6 R-6

❷日本国特許疗(JP)

**切特許出** 取公開

四公開特許公報(A)

昭60-261095

@Int.CI.4

識別記号

厅内整理番号

❷公開 昭和60年(1985)12月24日

'G 11 C 7/00

6549-- 5B

零査請求 未請求 発明の数 1 (全4頁)

②発明の名称 半連体記憶装置

❷特 顧 昭59-116904

**愛出 類 昭59(1984)6月6日** 

**@ 発 明 者 谷 川 俊 之 伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹製作所** 

*D* 

内

切出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄 外2名

9 44 1

1. 発明の名称

中华体配像装置

2. 特許請求の範囲

(i) アドレスにより定められる各配保位置にそれぞれ所定ピット数のデータを記憶するメモリセルが配置されたメモリセル等、

このメモリセル卵のアクセスすべぎデータを指定するアドレス信号が配便されるアドレスに

このアドレスレジスタ化外部アドレス級からア ドレス信号を書込む手段、

上記アドレスレジスタの内容に対し所定のクロックととに数値1を加算又は減調するインクリメンタ、

このインクリメンタ/ダクリメンタを動作させ、 又はその動作を停止させる制物信号を出力する制 毎用レジスタ、

上曜アドレスレジスタドアドレス信号を書込む 時点で、上記メモリセル群から温鏡して読出すべ きデータの総数に図達する数値を上記制御用レジスタに登込み、上記インクリメンタノデクリメンタフロックでとに数値1を加算又は銀算する各地のの中では対して上記インクリメンタノデクリメンタの内容に対し数値1を加算又は選算し、上記制御用レジスタの内容が所定の数値に通りしたとき上記制御用レジスタから上記インクリメンタノデクリメンタの動作を停止する信号を出力する手段、

上記アドレスレジスタの内容によりアクセスされ上記ノモリセル群から見出されたゲータが入力される出力データレジスタ、

上配所定のクロックでとれ、当世クロック時点における上配インクリメンタ/アクリメンタによる上配アドレスレジスタの内容の変更過程が終了した時点において上記出力データレジスタへの入力信号を上記出力データレジスタに容込む手段を促えた半導体配像姿態。

四 メモリセル群、アドレスレジスタ、インク

が開始 60-261095 (2)

リメンタ/デクリメンタ、翻御レジスタ及び出力 データレジスタは、関連する他の回路と同一番を 上に形成されるととを特殊とする特許指求の範囲 オン双記載の単導体配像姿象。

## 3. 発明の弊船を設勢

#### (発明の狡猾分野)

この発明は中等体配信装置に関し、特にその説 出しの高速化に関するものである。

#### [ 佐来枝哥]

オ1 図は RAM(タンダムアクセスメモリ)を保 成する従来の単導体配偶数度を示すプロック図で あって、図にかいて、IDは外部アドレス酸、I2iは アドレスレジスタ、I2iは内部アドレス酸、I4iはメ モリセル書、I5iは外部出力データ酸である。

メモリセル郡似に格納されているアータを競出 す場合、そのアータのメモリセル郡似内でのアド レスを示すアドレス信号を外部アドレス酸以を経 てアドレスレジスタ辺に事込む。このアドレスレ ジスタ似の内容が内部アドレス酸(1)を介してメモ リセル群似に入力されそのアドレスによって復足 されたデータが出力データ最高に出力される。係し、アドレスレジスタの内容が変動している過程期間のデータを狙って利用したいようにメモリセル罪(4)と出力データ最高との間、又は出力データを選択するための国際が必要である。

次に、メモリセル幹仏内の他のアドレスのアー タを配出す場合は、そのアドレスを外部アドレス 舗(1)からアドレスレジスタ(2)に普込み内部アドレ ス語(3)を介してメモリセル幹仏にアクセスする。

を来の RAM は以上のように構成されているので 1 つのアータを読出すごとにそのアータのアドレスを外部アドレス部(1)から入力してアドレスレン スタ (2) に書込むことが必要であり、連続したアドレスのアータを脳及説出すような場合でも1つの アータごとに外部アドレス器(1)からの入力を必要 とし、そのため読出しに必要とする阿別が長くな るという欠点があった。

#### (発頭の数型)

この発明は上記のような確果のものの久点を絵

会するためになされたもので、との預用では単導 体記憶装置の内部にインクリメンタ/デクリメン タと出力データレジスタとを内置し、主義したア ドレスのゲータを肥灰駅出すようる場合は、外部 アドレス鎌からは既出ナべきデータ群の先頭アド レスだけを入力してアドレスレジスタにセットし、 - 真後はインクリメンタ/デクリメンタにより所定 のクロックととにアドレスレジスクの円容に数値 1を加算又は放算するととによってアドレスを撤 次型化でせ、この変化するアドレスが亜定された 時点にかいて親出されたデータを出力データレジ スタに格納した上で、次のクロック時点でアドレ スレジスタの内容に変に微値1を加算又は雑算す るようにしたものである。更にまたこの発明では 10 即用レジスタを設け、インタリメンタ/デグリ メンタからアドレスレジスタの内容に設備した加 算又は独写するたびに制御用レジスタに微値1を 加え、制御用レジスタの内容の示す易計数値必違 使して放出すべきデータの類数に達したときイン クリメンタノデクリメンタの動作を停止すること

によって、チンクリメンタ/デクリメンタの動作 制御を自動的に行った。

## (発明の実施例)

以下この見明の実施例を図面について起例する。 分2 図はこの発明の一実施例を示すブロック図で、 分1 図と阿一符号は同一又は相当即分を示し、(8) は内部出力データ経、「「」は出力データレジスタ、 (8) はインクリメンタ/アクリメンタ、(9) は制御用 レジスタ、「時はデータ経、「11) は信号で「(既出し 制御信号)の入力級、「12) は何号で「(既出し 制御信号)の入力級でが放便 1 のとき信号 2021 上 の信号を選が「0」とたりインクリメンタ/デク リメンタ(8) の物作を停止する。

以下、数値例を用いてア2回の回路の動作を説明する。メモリセル評(4)の、たとえば、アドレス「 $m_{\pi}$ 」者地(uしサフィックスの以は16 進表示であるととを示す)から「 $4P_{\pi}$ 」者地ででの $2m_{\pi}$ 」個のデータを連続的(昇版)に認出す場合を考える。この組合、インクリメンタ/デクリメンタ(8) なアドレスレジスタ uに数値1 を加算すべき回数は

利用電60-261095(虫)

「  $4S_H$  」 -  $\Gamma$   $30_H$  」 =  $\Gamma$   $1F_H$  」  $\neg (\Gamma 20_H) \neg [O 1_H]$ )である。 すれわら  $\Gamma$   $20_H$  」個の  $\mathcal{P}$  ー  $\phi$  の  $\mathcal{P}$  ち た  $\mathcal{P}$  の  $\Gamma$   $30_H$  」 香地の  $\mathcal{P}$  一  $\mathcal{P}$  は外部  $\mathcal{P}$  トレス  $\mathcal{P}$  (山から 数定されるからである。

数信「30g」を外部アドレス源(1)からアドレスレジスタ(2)に審込むと同時に、「1Fg」を表す数値(数値「100g」対する数値「1Fg」の構改、すなわち数値「25g」)をデータ機切から調御用レジスタ(9)に審込む。アドレス「30g」のデータが内部出力データ級(6)上に出力される。信号 RD が活性になる時点(すなわちベルスの立上リネ)で内部出力データ級(6)上のデータが出力データとジスタ(7)に審込まれ外部出力データ級(6)上に送出される。

制御信号語 12 上の信号論理は「1」であるから、 次に信号 13 が不信性になる時点(ナなわちバル スの立下り点)でインタリメンタ/デクリメンタ (B) がトリガされてアドレスレジスタ(G) を制御用レ ジスタ (G) の内容に数値1を加算し、それぞれの内 容を「21m」、「 E2m」とする。 アドレス「31m」 のデータが内部出力タータ部側に出力され、次に信号RD が特性になった時点で出力タータレジスタのに書込まれる。

とのようにして連続したアドレスのデータが限次数出されてゆくが、アドレスレジスタ  $\Box$  の内容が「 $4E_B$ 」から「 $4E_B$ 」に E るとき、 8 神 神 用 レジスタ (B) の内容は「 $EF_B$ 」から「 $00_B$ 」へ  $\underline{x}$  化し、 信号  $\underline{x}$   $\underline{x}$   $\underline{y}$   $\underline{y}$ 

アドレス番号「  $4F_{\rm E}$  」から辞順に「  $2Q_{\rm E}$  」個のアータを選択して観出す場合は、アドレスレジスタはに数値「  $4F_{\rm E}$  」を書込むとを観弾用レジスタ  $4F_{\rm E}$  」を書込み、インクリメンタ/アク

リメンタIBにより両レジスタIO。(8)から数値1を 風次速算してゆけばよい。

制御用レジスタ(9)の内容をリセット状態(数値 「OO<sub>R</sub>」を有込んだ状態)にして⇒けばオ 2 図の 回路は ≯ 1 図の回路と同様に動作する。

なか、上記要的例ではインクリメンタ/デクリメンタ(8)のトリガに信号 RD の立下り点を用いたが、他の適当なグロック信号を用いることもできる。

更に、上記実施例では、制御用レジスク(i)をメモリセル舒(i)とは別に設けたが、メモリセル評(i)の一部をレジスタとして使用してもよい。

また、才る図に示す回路をそれに接続される CPU あるいは、その他の周辺回路と同一器領上に 補取してもよい。

# (発明の効果)

以上のようにこの発明によれば、通統したアドレスのアーダを連続して競出す場合の処理時間を 短機することができる。

4. 図面の簡単な段例


オ1四は従来の基置を示すブロック四、オ2回 はこの発明の一変施例を示すブロック図である。


(1) -- 外部アドレス線、口…アドレスレジスタ、(4) -- メモリセル群、(7) -- 出力ダータレジスタ、(8) -- 相両用レジェス

尚、各國中同一符号は同一又は相当部分を示す。

代理人 大 岩 增 烽

FIG. 第1図





滑間昭60-261095(4) (白兔) 10 23. B

特許丹長官職

1. 事件の扱ぶ 衿顧蹈

2、発明の名称

3.補正をする者

事件との関係 特許出職人 住 所名 科 東京都千代田区丸の内二丁目2番3号 (601) 三菱電機性式会社

代表者 片 山 仁 八 郎

住 所 東京都千代田区丸の内二丁目2番3号・ 三菱亚根株式会社內

(7375) 弁理士 大 岩 增 雄 (全局元 四代以外科学系) 補正の対象

(1) 東脳書の「図面の信早を説明」の機

5810:2 (1)明顯書才10 貫才5 行目「インタメンタ あるを「インタりメンタ」と訂正する。

(有下)